Ignore:
Timestamp:
Jul 3, 2022, 9:55:28 AM (22 months ago)
Author:
Peter A. Buhr <pabuhr@…>
Branches:
ADT, ast-experimental, master, pthread-emulation, qualifiedEnum
Children:
84f90b6
Parents:
2a859b5
Message:

update figures

File:
1 edited

Legend:

Unmodified
Added
Removed
  • doc/theses/thierry_delisle_PhD/thesis/fig/base_avg.fig

    r2a859b5 rbe99234  
    13131 3 0 1 0 0 50 -1 20 0.000 1 0.0000 6975 4200 20 20 6975 4200 6995 4200
    1414-6
    15 6 6375 5100 6675 5250
    16 1 3 0 1 0 0 50 -1 20 0.000 1 0.0000 6450 5175 20 20 6450 5175 6470 5175
    17 1 3 0 1 0 0 50 -1 20 0.000 1 0.0000 6525 5175 20 20 6525 5175 6545 5175
    18 1 3 0 1 0 0 50 -1 20 0.000 1 0.0000 6600 5175 20 20 6600 5175 6620 5175
     156 6450 5025 6750 5175
     161 3 0 1 0 0 50 -1 20 0.000 1 0.0000 6525 5100 20 20 6525 5100 6545 5100
     171 3 0 1 0 0 50 -1 20 0.000 1 0.0000 6600 5100 20 20 6600 5100 6620 5100
     181 3 0 1 0 0 50 -1 20 0.000 1 0.0000 6675 5100 20 20 6675 5100 6695 5100
    1919-6
    20201 3 0 1 0 7 50 -1 -1 0.000 1 0.0000 3900 2400 300 300 3900 2400 4200 2400
     
    52522 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    5353        1 1 1.00 45.00 90.00
    54          3900 3975 3900 3600
     54         3900 4200 3900 3600
    55552 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    5656        1 1 1.00 45.00 90.00
     
    61612 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    6262        1 1 1.00 45.00 90.00
    63          5100 3975 5100 3600
     63         5100 4200 5100 3600
    64642 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    6565        1 1 1.00 45.00 90.00
     
    67672 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    6868        1 1 1.00 45.00 90.00
    69          6300 3975 6300 3600
     69         6300 4200 6300 3600
    70702 1 0 1 -1 7 50 -1 -1 0.000 0 0 -1 1 0 2
    7171        1 1 1.00 45.00 90.00
     
    75752 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
    7676        1 1 1.00 45.00 90.00
    77          4500 3975 4500 3600
     77         4500 4200 4500 3600
    78782 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 2
    7979         2400 3375 3000 3375
    80802 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 2
    8181         2400 2475 3000 2475
    82 2 3 0 1 0 7 50 -1 -1 0.000 0 0 0 0 0 7
    83          3300 5210 3150 4950 2850 4950 2700 5210 2850 5470 3150 5470
    84          3300 5210
    85 2 3 0 1 0 7 50 -1 -1 0.000 0 0 0 0 0 7
    86          4500 5210 4350 4950 4050 4950 3900 5210 4050 5470 4350 5470
    87          4500 5210
    88 2 3 0 1 0 7 50 -1 -1 0.000 0 0 0 0 0 7
    89          5700 5210 5550 4950 5250 4950 5100 5210 5250 5470 5550 5470
    90          5700 5210
    91822 1 1 1 0 7 50 -1 -1 4.000 0 0 -1 0 0 2
    92          3600 5700 3600 1200
     83         3600 5400 3600 1200
    93842 1 1 1 0 7 50 -1 -1 4.000 0 0 -1 0 0 2
    94          4800 5700 4800 1200
     85         4800 5400 4800 1200
    95862 1 1 1 0 7 50 -1 -1 4.000 0 0 -1 0 0 2
    96          6000 5700 6000 1200
     87         6000 5400 6000 1200
     882 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
     89         2700 4800 3300 4800 3300 5400 2700 5400 2700 4800
     902 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
     91         3900 4800 4500 4800 4500 5400 3900 5400 3900 4800
     922 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5
     93         5100 4800 5700 4800 5700 5400 5100 5400 5100 4800
    97942 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 2
    9895         2400 4050 3000 4050
    99 4 2 -1 50 -1 0 12 0.0000 2 135 630 2100 3075 Threads\001
    100 4 2 -1 50 -1 0 12 0.0000 2 165 450 2100 2850 Ready\001
    101 4 1 -1 50 -1 0 11 0.0000 2 135 180 2700 4450 MA\001
    102 4 2 -1 50 -1 0 12 0.0000 2 165 720 2100 4200 Array of\001
    103 4 2 -1 50 -1 0 12 0.0000 2 150 540 2100 4425 Queues\001
    104 4 1 -1 50 -1 0 11 0.0000 2 135 180 2700 3550 TS\001
    105 4 1 -1 50 -1 0 11 0.0000 2 135 180 2700 2650 TS\001
    106 4 2 -1 50 -1 0 12 0.0000 2 135 900 2100 5175 Processors\001
    107 4 1 -1 50 -1 0 11 0.0000 2 135 180 2700 4200 TS\001
     964 2 -1 50 -1 0 12 0.0000 2 135 645 2100 3075 Threads\001
     974 2 -1 50 -1 0 12 0.0000 2 180 525 2100 2850 Ready\001
     984 1 -1 50 -1 0 11 0.0000 2 120 300 2700 4450 MA\001
     994 2 -1 50 -1 0 12 0.0000 2 180 660 2100 4200 Array of\001
     1004 2 -1 50 -1 0 12 0.0000 2 165 600 2100 4425 Queues\001
     1014 1 -1 50 -1 0 11 0.0000 2 120 210 2700 3550 TS\001
     1024 2 -1 50 -1 0 12 0.0000 2 135 840 2100 5175 Processors\001
     1034 1 -1 50 -1 0 11 0.0000 2 120 210 2700 4225 TS\001
Note: See TracChangeset for help on using the changeset viewer.